Вспомнил, значится, про эту особенность сеги опять, когда пошел гуглить частоту пикселей (хотел узнать частоту пикселей, чтобы на RGB навесить LC режектор на 0,5 частоты пикселей, чтобы сглаживать диттеры при RGB подключении).
Такой кусок информации мне попался:
MD video timings ------------------------------------------------------------
MCLK is 53203424 Hz in PAL machines and 53693175 Hz in NTSC machines and all
timings are based on those frequencies. There are two pixel clock frequencies
used in MD : MCLK / 10 (slow pixels) and MCLK / 8 (fast pixels). The VDP can
generate these internally but can also use external pixel clock (EDCLK) which
uses fast pixel timing outside HSYNC and pattern of 1 fast, 7 slow, 2 medium,
7 slow during HSYNC. Medium pixels last 9 x MCLK cycles. Because HSYNC is an
open drain signal it has soft rising edge and it causes some uncertanity
regarding end of HSYNC which has implications on EDCLK that is used in H320.
HSYNC in H320 could be 33 pixels, with blanking having 31 pixels but in that
case one of the blanking pixels will be slow, and that will complicate the
matters a little bit, I have assumed here that blanking is only fast pixels.
Video timings are dependent on if EDCLK is used also.
Composition of one line :
+----------------+-----+------+-------+------+
| | SMS | H256 | H320F | H320 |
+----------------+-----+------+-------+------+
| HSYNC pixels | 26 | 26 | 32 | 34 |
| Left blanking | 24 | 25 | 32 | 30 |
| Left border | 14 | 14 | 13 | 13 |
| Active display | 256 | 256 | 320 | 320 |
| Right border | 14 | 14 | 14 | 14 |
| Right blanking | 8 | 7 | 9 | 9 |
+----------------+-----+------+-------+------+
| Total pixels | 342 | 342 | 420 | 420 |
+----------------+-----+------+-------+------+пиксели есть SLOW (mclk/10) и FAST (mclk/8)
SLOW пиксели получаются, когда HSYNC=0v, FAST получаются, когда HSYNC=VCC и когда режим 320 пикселей
Из того, что проверил у себя на клоне SM801-A1:
1. В режиме 256 пикселей нет реакции на закорачивание HSYNC линии как на GND, так и на VCC, все пиксели SLOW (запускал krusty's super fun house)
2. В режиме 320 пикселей закорачивание на VCC (как изначально у китайцев) делает все пиксели FAST, и частота строк соответственно выше. Без перемычки в момент активного HSYNC пиксели становятся SLOW, и частота строк получается ниже. (запускал tiny toon adventures - buster's hidden treasure непосредственно на уровне)
*****закорачивание HSYNC на GND в режиме 320 пикселей приводит к тому, что все пиксели SLOW, частота строк падает и выходит за диапазон захвата телевизором. Если при этом переключить делитель кварца на "14.318" и кварц поставить "17,734", получается по расчету, что частота строк будет примерно 0,99 от изначальной, и музыка будет выше тоном/быстрее, при этом телевизор эту строчную ловит. Расчет такой: 17,734/14,318 *8/10 = примерно 0,99086 от частоты строк, когда все FAST пиксели
Непонятно одно: в оригинальной консоли MCLK есть 53,многоциферок МГц, а в клонах кварцы на меньшие частоты, получается, там внутри чипа PLL прячется? Сходу сложно представить, как поделить 17734475 Гц, чтобы получить то же самое, потому что эта частота 1/3 от 53203424 Hz, то есть тогда бы нам пришлось делить не на 8 или 10, а на 2,66666... или 3,3333333...
...видимо, PLL умножает 17,*** МГц на 3 или 14,*** МГц на 3,75
Также пишут, что оригинально HSYNC линия open drain, то есть к VCC она подтянута резистором, а к GND она замыкается ключом, и закорачивание HSYNC на VCC, по идее, приводит к нехорошим токам через транзистор внутри чипа, правда, короткий % времени, но все равно страшновато. Либо в самом чипе клона сделано, чтобы можно было так делать, но этого не узнать наверняка.
