Rumata, а, блин, 10МГц это же 100нс. А 15нс это уже 66МГц. Тогда да, симулировать SIO можно, там же надо чтобы VRAM выдавала каждый такт по 1 байту зараз из строки ROW. Такт равен пиксельклоку, т.е. порядка 5МГц. А так как помимо доступа SIO надо делать ещё и прозрачный доступ PIO, то нужна скорость минимум 2х от 5МГц, что нам и давало около 10МГц. Но если память быстрее, чем 16МГц на полный цикл доступа тогда это не проблема вообще. Даже VDP переделывать не надо, достаточно сделать относительно простой "адаптер", который и свяжет VDP с быстрой SRAM. Кстати, мне показалось, или я видел модели с DRAM вместо VRAM?
